采集系統(tǒng)規(guī)格：

  系統(tǒng)基于PCIExpress總線結(jié)構(gòu),，包括如下幾個(gè)部分：
  1．4通道8bit500Msps同步采集,，標(biāo)準(zhǔn)PCIe全長(zhǎng)卡尺寸；
  2．4個(gè)高速IO,，產(chǎn)生激勵(lì)脈沖輸出,。
  3．外置脈沖放大器，輸出100Vpp的激勵(lì)短脈沖,。
  4．基于PCIExpressx8總線的工控機(jī),。

  系統(tǒng)實(shí)現(xiàn)框圖如下：

  采集系統(tǒng)如下所示：

 

  采集卡包括如下特性：

  1．4通道8bit500MSPS同步采集。
  2．4通道程控增益放大器,，增益倍數(shù)0-100倍調(diào)整,，滿幅度輸出1Vpp。
  3．輸入通道DC耦合,，50歐姆輸入阻抗,。
  4．模擬輸入帶寬DC-120MHz/-3dB。
  5．輸入端口過壓保護(hù),，允許200W/20us浪涌功率輸入,。
  6．2GB本地緩存，保證每次觸發(fā),，每通道有0.5S的采集時(shí)間,。
  7．支持PCIEx8接口，連續(xù)數(shù)據(jù)傳輸率1000MB/s,。
  8．低抖動(dòng),、低相噪時(shí)鐘發(fā)生器。
  9．可以多塊卡組成多通道同步工做模式,。

  系統(tǒng)工作模式如下：

 

  1.觸發(fā)設(shè)置：可以根據(jù)輸入脈沖的幅度和寬度設(shè)置觸發(fā)判決條件,。
  2.輸入放大倍數(shù)可以通過軟件設(shè)置。
  3.輸出脈沖相對(duì)于觸發(fā)事件時(shí)間可以設(shè)置,，小單位為2ns,。
  4.出脈沖和觸發(fā)事件條件隨機(jī)延遲不超過4個(gè)采樣點(diǎn)，及8ns,。
  5.觸發(fā)后,，采集長(zhǎng)度可以設(shè)置,，大每通道可以采集500M個(gè)點(diǎn)。
  6.可以回傳長(zhǎng)度為500M個(gè)點(diǎn)的原始波形供計(jì)算機(jī)軟件分析,。

  系統(tǒng)配套軟件：

  系統(tǒng)軟件包括應(yīng)用軟件,，二次開發(fā)API函數(shù)，以及FPGA開發(fā)環(huán)境三部分,。

  1．應(yīng)用軟件,，具有虛擬示波器功能，方便設(shè)置硬件,，讀取/保存數(shù)據(jù)以及波形顯示/頻譜分析功能,。

  其功能和界面如下所示：
 

  2．二次開發(fā)API函數(shù)：

  我們提供豐富的接口函數(shù)和系統(tǒng)主要功能的例程，支持C/C++,，labview以及Matlab環(huán)境下的二次程序開發(fā),。

 

  3．FPGA開發(fā)環(huán)境：

  我們提供采集模塊的全套FPGA開發(fā)工程，全部基于VerilogHDL或VHDL開發(fā)環(huán)境,。用戶邏輯只需要在目前已經(jīng)建立好的工程中加入自己的RTL代碼即可,。

  同時(shí)提供Xilinx的systemgenerator同matlab/simulink接口工程和實(shí)例。