各種
高速AD采集卡大體硬件功能相同時(shí),，使用不同的FPGA時(shí)，如V5和V6系列,，單就高速AD采集卡的邏輯和性能來(lái)說(shuō),，帶來(lái)一些差異,。通過(guò)簡(jiǎn)單對(duì)比北京坤馳科技有限公司的使用了交織采樣技術(shù)的高性能同系列高速AD采集卡，就會(huì)很清晰的得出相關(guān)差異分析結(jié)果,。
1,例如其ADQ系列高速AD采集卡的板上FPGA分為V5和V6兩個(gè)系列,，在觸發(fā)功能上大部分原理是相同的，但FPGA不同的物理結(jié)構(gòu)也導(dǎo)致了一些差異,，那么差異在哪呢,？
首先，V5有兩個(gè)FPGA模塊,，觸發(fā)模塊在FPGA #2上,， 實(shí)現(xiàn)觸發(fā)輸出及其他與數(shù)據(jù)采集觸發(fā)相關(guān)的功能，例如在波形平均功能使用時(shí),，也需要FPGA #2上的觸發(fā)模塊將產(chǎn)生的觸發(fā)信息傳到FPGA#1,，2塊FPGA的物理結(jié)構(gòu)給觸發(fā)帶來(lái)了傳輸、處理上的相對(duì)限制,。還有,，V5上觸發(fā)輸入和輸出共用相同的物理連接器。
對(duì)比之下,，V6,，只有一塊更為強(qiáng)大的FPGA,各功能模塊之間的通信比V5更為直接高效，觸發(fā)輸入和觸發(fā)輸出使用不同的連接器,，大大增加了靈活性,。
兩者觸發(fā)邏輯對(duì)比如下兩圖：
A,V5系列
B,V6系列
2，觸發(fā)模式：
觸發(fā)器可以選擇兩種主要的觸發(fā)模式：
1,， 觸發(fā)的數(shù)據(jù)流模式（triggered streaming）-適合大化的利用數(shù)據(jù)傳輸?shù)街鳈C(jī)的速度
2,， 多段記錄模式（multi record mode）-適合大量數(shù)據(jù)的實(shí)時(shí)采集
3，觸發(fā)框圖
4,，觸發(fā)相關(guān)的API指令
5,，觸發(fā)輸出設(shè)置參考表格：
Table 2列出了觸發(fā)的相關(guān)設(shè)置，CfgMode參數(shù)控制了觸發(fā)輸出設(shè)置和GPIO#5的輸入觸發(fā)模塊功能的設(shè)置,。PulseLength參數(shù)為脈沖長(zhǎng)度設(shè)置,。
Figure 4中的InvOut是反向觸發(fā)輸出參數(shù)。
使用SetConfigurationTrig()時(shí),，不需使用SetDirectionTrig()指令,；WriteTrig()為寄存器觸發(fā)設(shè)置硬件寄存器的位數(shù)。
觸發(fā)輸入控制參考表格
6,采集控制設(shè)置
6.1 Pre-trigger
注,，數(shù)據(jù)流模式（streaming mode）下,，預(yù)觸發(fā)的長(zhǎng)度是有限的，對(duì)比之下,，多段記錄模式下（multi-record）高可達(dá)234個(gè)采樣點(diǎn),。
6.2 Hold-off (Delay)
延遲長(zhǎng)度高可達(dá)234個(gè)采樣點(diǎn)（取決于板卡模式）
6．3 可調(diào)節(jié)外部觸發(fā)延遲（ADQ V5）
當(dāng)數(shù)據(jù)從ADC經(jīng)由電路傳到用戶邏輯模塊進(jìn)行處理時(shí),，延遲長(zhǎng)度可能因電路原因發(fā)生變化。為了補(bǔ)償這個(gè)變化,，外部觸發(fā)器可相對(duì)延時(shí)基線延時(shí)一定的采樣點(diǎn)數(shù)。如下圖,，這種效果與觸發(fā)
hold-off模式較為相似,。是hold-off模式與用戶邏輯之間中間處理操作。
公眾號(hào)
碼上聯(lián)系